PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-314018

(43) Date of publication of application: 25.10.2002

(51)Int.CI.

H01L 23/48 H01L 21/60 H01L 21/607 H01L 29/78

(21)Application number: 2001-120309

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

18.04.2001

(72)Inventor: FUNATO NORIHIDE


SAWANO HIROSHI NANBA MASATAKA

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a durable semiconductor device that can save power and can be activated, and at the same time, has stable electric performance.

SOLUTION: On a post section 7d of the drain side of a drain-side terminal 3d of a lead frame 3. a semiconductor element 5 is joined while source and gate electrodes 4s and 4g of the semiconductor element turn upward. The gate electrode 4g of the element 5 is electrically connected to a gate-side post section 7g of a gate-side terminal 3g of the frame 3 by a B'g wire (bonding wire) 8. One connection strap 6 made of aluminum is simultaneously and electrically joined by ultrasonic bonding, so that both ends 6a and 6b of the connection strap are brought into direct contact with the electrode 4s and a post section 7s. In this case, the connection strap is formed so that a middle section 6c is spaced from the element 5. The middle section 6c is positioned between the section 6a that is formed into a



nearly plate shape, and at the same time, connected to the source electrode 4s, and the section 6b that is connected to the source-side post section 7s.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-314018 (P2002-314018A)

(43)公開日 平成14年10月25日(2002.10.25)

(51) Int.Cl.7		識別記号	FΙ			テーマコ)* (参考)
HO1L	23/48		H01L 2	23/48	I	> 5	F044
	21/60	3 2 1	2	21/60	321F	3	
	21/607		2	21/607		A	
	29/78	6 5 2	2	29/78	6520	5	
			審査請求	未請求	請求項の数11	OL	(全 20 頁)

(21)出願番号	特願2001-120309(P2001-120309)	(71)出願人 000003078			
		株式会社東芝			
(22)出願日	平成13年4月18日(2001.4.18)	東京都港区芝浦一丁目1番1号			
		(72)発明者 船戸 紀秀			
		兵庫県揖保郡太子町鵤300番地 株式会社			
		東芝姫路半導体工場内			
		(72) 発明者 澤野 博志			
		兵庫県揖保郡太子町鵤300番地 株式会社			
		東芝姫路半導体工場内			
		(74)代理人 100058479			
		弁理士 鈴江 武彦 (外6名)			


最終頁に続く


(54) 【発明の名称】 半導体装置および半導体装置の製造方法

(57)【要約】

【課題】省電力で作動可能であるとともに、電気的性能 が安定しており、かつ耐久性が高い半導体装置を提供する。

【解決手段】リードフレーム3のドレイン側端子3dのドレイン側ポスト部7dの上に、半導体素子5をそのソース電極4s およびゲート電極4gが上向きとなる姿勢で接合する。素子5のゲート電極4gとフレーム3のゲート側端子3gのゲート側ポスト部7gとをB、gワイヤ(ボンディングワイヤ)8で電気的に接続する。略板形状に形成されており、かつ、ソース電極4sに接続される部分6aとソース側ポスト部7sに接続される部分6bとの間の中間部6cが、素子5から離間する形状に形成されている1個のアルミニウム製の接続ストラップ6を、その両端部6aおよび6bが、電極4sおよびポスト部7sに直接接触するように、超音波接合により同時に電気的に接合する。





【特許請求の範囲】

【請求項 1 】複数個の電極を有する半導体案子と、 複数個のリードフレームと、

前記各電極のうちの少なくとも1個の該電極と、前記各 リードフレームのうちの少なくとも1個の該リードフレ ームとを電気的に接続する、略板形状に形成された電流 経路部材と、

前記各リードフレーム、前記半導体素子、および前記電 流経路部材をパッケージングするハウジングと、

を具備し、前記電流経路部材は、該電流経路部材の前記 10 電極に接続される部分と前記リードフレームに接続され る部分との間の中間部が、前記半導体素子から離間する 形状に形成されているとともに、前記電極および前記リ ードフレームのそれぞれに直接接触するように設けられ ることを特徴とする半導体装置。

【請求項2】前記電流経路部材は、超音波接合によって 前記電極および前記リードフレームに直接接触するよう に接続されているととを特徴とする請求項1に記載の半 導体装置。

【請求項3】前記電極と前記リードフレームとは、複数 20 個の前記電流経路部材によって接続されていることを特徴とする請求項1または2に記載の半導体装置。

【請求項4】前記電流経路部材は、その前記中間部が、 所定の曲率を有する略アーチ形状に形成されていること を特徴とする請求項1~3のうちのいずれか1項に記載 の半導体装置。

【請求項5】前記電流経路部材は、少なくともその前記中間部に、これを厚み方向に沿って貫通するように、前記ハウジングの成型材料である封止樹脂が通過する穴が設けられていることを特徴とする請求項1~4のうちの 30いずれか1項に記載の半導体装置。

【請求項6】前記電流経路部材は、アルミニウム系の材料によって形成されていることを特徴とする請求項1~5のうちのいずれか1項に記載の半導体装置。

【請求項7】前記電流経路部材は、前記半導体素子が有する電極のうちの少なくともソース電極と、前記リードフレームとに接続されていることを特徴とする請求項1~6のうちのいずれか1項に記載の半導体装置。

【請求項8】前記電流経路部材は、前記半導体素子が有する電極のうちの少なくともソース電極およびゲート電極と、前記リードフレームとに接続されていることを特徴とする請求項1~6のうちのいずれか1項に記載の半導体装置。

【請求項9】半導体素子が有する複数個の電極のうちの少なくとも1個の該電極、および複数個のリードフレームのうちの少なくとも1個の該リードフレームのそれぞれに、略板形状に形成されているとともに、前記電極に接続される部分と前記リードフレームに接続される部分との間の中間部が、前記半導体素子から離間するような形状に形成された電流経路部材を、直接接触させるよう 50 フレーム103は、図14(a)および(b)の両図に示すように、モールド樹脂102の内側において、半導体素子104のソース電極(ソースパット)104gが設けられている側とは反対

に設けることにより、前記電極および前記リードフレームを電気的に接続することを特徴とする半導体装置の製造方法。

【請求項10】前記電流経路部材を、超音波接合によって、前記電極および前記リードフレームに直接接触するように接続することを特徴とする請求項9に記載の半導体装置の製造方法。

【請求項11】前記電流経路部材を、超音波接合によって、前記電極および前記リードフレームのそれぞれに同時に直接接触するように接続することを特徴とする請求項10に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および 半導体装置の製造方法に関し、特に半導体装置が具備す る電極として、例えば半導体素子のソース電極とリード フレームとを電気的に接続する電流経路部材、およびこ の電流経路部材を用いたソース電極とリードフレームと の接続方法に係る。

[0002]

【従来の技術】近年、多種多様な半導体装置が製品として出荷されているが、その中には、図13に示すように、一般にSOP-8パッケージのMOSFETと呼ばれている半導体装置101がある。以下、半導体装置として、とのSOP-8パッケージのMOSFET101(以下、MOSFET101と略称する。)を例にとって説明する。

【0003】MOSFET101は、図13に示すように、その全体の殆どを例えばエポキシ系樹脂などからなる封止樹脂(モールド樹脂)102によって固められて、覆われている。また、このMOSFET101は、SOP-8バッケージという名称の通り、8本のリードフレーム103を有している。各リードフレーム103の一端部は、モールド樹脂102の両側部において4本ずつに分かれて対向するように、モールド樹脂102の外側に露出されている。

[0004] このMOSFET101は、その内部構造の主要部分が、図14(a) および(b) に示すように構成されている。図14(a) は、MOSFET101を図13中X-X線に沿って切断した断面図である。また、図14(b) は、MOSFET101を図13中Y-Y線に沿って切断した断面図である。前記8本のリードフレーム103は、図14(a) に示すように、モールド樹脂102の内側において4本1組に一体化されて形成されている。この4本1組のリードフレーム103は、図14(a) および(b) の両図に示すように、モールド樹脂102の内側において、半導体素子104のソース電極(ソースパット)104sおよびゲート電極(ゲートパット)104gが設けられている側とは反対

側の端面に電気的に接触するように設けられている。 【0005】また、前記8本のリードフレーム103の うちの残りの片側半分である4本のリードフレーム10 3は、図14(a)に示すように、モールド樹脂102 の内側において、ソース電極104s およびゲート電極 104gを含めた半導体素子104、ならびに前記4本 1組のリードフレーム103の両方から、それらに直接 接触しないように設けられている。さらに、これら残り の4本のリードフレーム103は、それらのうちの3本 が1組に一体化されて形成されているとともに、残りの 10 1本のリードフレーム103は、それら3本1組のリー ドフレーム103から電気的に切り離されて形成されて いる。

【0006】以上説明したような内部構造からなるMO SFET101は、一般に、その半導体素子104のソ ース電極104sと前記3本1組のリードフレーム10 3とが、アルミニウム (A1) あるいは金 (Au) など の導電性を有する金属から形成された複数本のワイヤ1 05によって電気的に接続されている。同様に、半導体 素子104のゲート電極104gと前記1本のリードフ レーム103とは、1本のB'gワイヤ(ボンディング ワイヤ) 106によって電気的に接続されている。

【0007】最近のMOSFET101は、その動作速 度の高速化や、あるいは処理能力の向上が図られる一方 で、その作動中の消費電力の省電力化、すなわちその作 動電圧の低圧化が図られている。つまり、最近のMOS FET101は、より低い電圧でより高い性能を発揮で きるように設計されつつある。このような一見相反する 2つの課題を克服するために、最近のMOSFET10 1は、これが有する半導体素子104の回路の微細化が 30 図られるとともに、半導体素子104を含めた装置全体 の内部抵抗値(オン抵抗値、Ron値)が低く設定される 傾向にある。このような傾向に追従するために、例えば MOSFET101の内部抵抗値を下げるにあたり、前 記各ワイヤ105、106自体が有する抵抗値が、半導 体素子104を含めたMOSFET101全体の内部抵 抗値に及ぼす影響が、もはや無視し得ない大きさになっ ている。つまり、MOSFET101全体の内部抵抗値 に占める各ワイヤ105,106の抵抗値の割合が、も はや無視し得ない大きさになっている。したがって、M OSFET101の内部抵抗値を下げるためには、各ワ イヤ105,106の抵抗値を下げる必要が生じてい

【0008】各ワイヤ105,106の抵抗値を下げる 方法として、例えば各ワイヤ105,106を形成する 金属材料を、アルミニウムや金よりも抵抗値の低い金属 に変更する方法がある。しかし、この方法では、使用で きる金属の種類が限られているとともに、各ワイヤ10 5,106の抵抗値の大幅な低下を望むことは略不可能 である。つまり、各ワイヤ105,106を形成する金 50 く、かつ急激に温度変化する環境下に配置する、いわゆ

属をより抵抗値の低い金属に変更するだけでは、MOS FET101の性能を向上させることは困難である。ひ いては、高性能型のMOSFETである、いわゆるパワ -MOSFETの性能を実用上問題の無い水準に維持す るとともに、その性能をさらに向上させることは極めて 困難である。

【0009】また、各ワイヤ105,106の抵抗値を 下げる他の方法として、例えば各ワイヤ105,106 の1本どとの断面積を大きくして、大径化する方法が考 えられる。しかし、との方法は、各ワイヤ105,10 6の1本ごとの径の太さと、それらの取り付け本数との 兼ね合いなどの空間的制約や、各ワイヤ105、106 間における電気的な短絡などのおそれ、あるいは複数本 の各ワイヤ105、106を、限られた小さい面積のソ ース電極104g、ゲート電極104g、およびリード フレーム103へ取り付ける際の取り付け強度など、様 々な点で技術的な困難が伴う。

【0010】とのような技術的困難を回避するととも に、MOSFET101の低抵抗化を図るために、例え 20 ばゲート電極104gよりも多くの電流(主電流)が流 れるソース電極104mとリードフレーム103とを、 図15(a)および(b)に示すように、前記複数本の ワイヤ105の替わりに、導電性を有する金属によって 略平板形状(略帯形状)に形成された電流経路部材(以 下、ストラップと称する。) 107によって電気的に接 続したMOSFET111が開発されている。とのMO SFET111においては、ソース電極104sとリー ドフレーム103とが、略平板形状に形成されたストラ ップ107によって接続されているので、ソース電極1 04 s とリードフレーム103とが複数本のワイヤ10 5によって接続されているMOSFET101に比べ て、ソース電極104sとリードフレーム103との間 の電流経路の断面積が大きくなっている。すなわち、こ のMOSFET111は、ソース電極104sとリード フレーム103との間の抵抗値が大幅に下げられてい る。したがって、このMOSFET111は、その装置 全体の抵抗値が大幅に下げられている。

【0011】ストラップ107は、一般に、前述した各 ワイヤ105, 106と同様に、例えば硬化性導電材料 や、あるいは半田などの導電性を有する接合材によって ソース電極104mおよびリードフレーム103に接続 (接合) されている。また、このような構造からなるM OSFET111として、例えば特開2000-114 45号公報に開示されている発明の提案がある。

[0012]

【発明が解決しようとする課題】一般に、半導体装置の 内部に使用される硬化性導電材料や、半田などの接合材 は、温度変化に弱い。一般的な半導体装置の信頼性評価 試験の一つとして、MOSFET111を温度差が激し

る温度サイクル試験を複数回繰り返し行う。すると、硬化性導電材料や半田の内部、あるいはソース電極104 s、リードフレーム103、およびストラップ107のそれぞれと硬化性導電材料や半田との界面付近において、脆化やひび割れ(クラック)などが発生する。したがって、硬化性導電材料や半田などで接合されたストラップ107を有するMOSFET111は、温度変化に対する耐久性が低いことが分かる。

【0013】また、略平板形状に形成されているとともに、硬化性導電材料や半田などでソース電極104sに 10接合されたストラップ107は、微視的レベルにおいてその電気的接合状態が不安定である。具体的には、ストラップ107は、図15(b)中Zで示す部分、すなわちソース電極104sの外側において、半導体素子(半導体チップ)104の周縁部に接触する、いわゆるチップエッジタッチを起こし易い。これにより、ストラップ107と半導体素子104の周縁部との間で電気的な短絡(ショート)が発生し易い。したがって、このような内部構造を有するMOSFET111は、その電気的性能が不安定であった。具体的には、このMOSFET1 201は、サンプルとして製作された全体数のうちの18.5%がショート不良(初期ショート不良)を起こしていた。

【0014】よって、本発明の目的は、省電力で作動可能であるとともに、電気的性能が安定しており、かつ耐久性が高い半導体装置、およびそのような性能を有する半導体装置の製造方法を提供することにある。

[0015]

【課題を解決するための手段】前記課題を解決するために、本発明に係る半導体装置は、複数個の電極を有する 30半導体素子と、複数個のリードフレームと、前記各電極のうちの少なくとも1個の該電極と、前記各リードフレームのうちの少なくとも1個の該リードフレームとを電気的に接続する、略板形状に形成された電流経路部材と、前記各リードフレーム、前記半導体素子、および前記電流経路部材をバッケージングするハウジングと、を具備し、前記電流経路部材は、該電流経路部材の前記電極に接続される部分と前記リードフレームに接続される部分との間の中間部が、前記半導体素子から離間する形状に形成されているとともに、前記電極および前記リー 40ドフレームのそれぞれに直接接触するように設けられるととを特徴とするものである。

【0016】この半導体装置においては、半導体素子が 有する複数個の電極のうちの少なくとも1個の電極と、 複数個のリードフレームのうちの少なくとも1個のリー ドフレームとを電気的に接続する電流経路部材が、略板 形状に形成されているとともに、その電極に接続される 部分とそのリードフレームに接続される部分との間の中 間部が、半導体素子から離間された形状に形成されてお り、かつ、電極およびリードフレームのそれぞれに直接 50 するものである。

接触するように設けられる。これにより、半導体素子の電極とリードフレームとの間の電流の流路断面積が拡大されるので、電極とリードフレームとの間における抵抗を下げることができる。また、チップエッジタッチなどによる電気的短絡を起とし難くできるとともに、温度変化などの外的環境の変化によって電流経路の電気的性能が不安定になるおそれを低減できる。

【0017】また、本発明に係る半導体装置を実施する にあたり、その構成の一部を、以下に述べるような設定 としても構わない。

【0018】前記電流経路部材は、超音波接合によって前記電極および前記リードフレームに直接接触するように接続されている。

【0019】前記電極と前記リードフレームとは、複数個の前記電流経路部材によって接続されている。

【0020】前記電流経路部材は、その前記中間部が、 所定の曲率を有する略アーチ形状に形成されている。

【0021】前記電流経路部材は、少なくともその前記中間部に、これを厚み方向に沿って貫通するように、前記ハウジングの成型材料である封止樹脂が通過する穴が設けられている。

【0022】前記電流経路部材は、アルミニウム系の材料によって形成されている。

[0023] 前記電流経路部材は、前記半導体素子が有する電極のうちの少なくともソース電極と、前記リードフレームとに接続されている。

【0024】前記電流経路部材は、前記半導体素子が有する電極のうちの少なくともソース電極およびゲート電極と、前記リードフレームとに接続されている。

【0025】本発明に係る半導体装置を実施するにあたり、その構成の一部を、以上述べたような各種設定とすることにより、所望する半導体装置の性能などに合わせて、電流経路部材の形状、接続状態、形成材料、および接続箇所などを、より適正な状態に設定できる。これにより、半導体装置の電極とリードフレームとの間における抵抗をより下げることができるとともに、電気的短絡をより起こし難くでき、かつ温度変化などの外的環境の変化によって電流経路の電気的性能が不安定になるおそれをより低減できる。

40 【0026】また、前記課題を解決するために、本発明 に係る半導体装置の製造方法は、半導体素子が有する複 数個の電極のうちの少なくとも1個の該電極、および複 数個のリードフレームのうちの少なくとも1個の該リー ドフレームのそれぞれに、略板形状に形成されていると ともに、前記電極に接続される部分と前記リードフレー ムに接続される部分との間の中間部が、前記半導体素子 から離間するような形状に形成された電流経路部材を、 直接接触させるように設けることにより、前記電極およ び前記リードフレームを電気的に接続することを特徴と 50 するものである。

【0027】との半導体装置の製造方法においては、略 板形状に形成されいるとともに、電極に接続される部分 とリードフレームに接続される部分との間の中間部が、 半導体素子から離間するような形状に形成された電流経 路部材を、半導体素子が有する複数個の電極のうちの少 なくとも1個の電極、および複数個のリードフレームの うちの少なくとも 1 個のリードフレームのそれぞれに、 直接接触させるように設けることにより、電極およびリ ードフレームを電気的に接続する。これにより、半導体 素子の電極とリードフレームとの間の電流の流路断面積 10 を拡大して、電極とリードフレームとの間における抵抗 を下げることができる。また、チップエッジタッチなど による電気的短絡を起こし難くできるとともに、温度変 化などの外的環境の変化によって電流経路の電気的性能 が不安定になるおそれを低減できる。

【0028】また、本発明に係る半導体装置の製造方法 を実施するにあたり、その工程の一部を、以下に述べる ような設定としても構わない。

【0029】前記電流経路部材を、超音波接合によっ ように接続する。

【0030】前記電流経路部材を、超音波接合によっ て、前記電極および前記リードフレームのそれぞれに同 時に直接接触するように接続する。

【0031】本発明に係る半導体装置の製造方法を実施 するにあたり、その工程の一部を、以上述べたような各 種設定とすることにより、所望する半導体装置の性能な どに合わせて、電流経路部材の形状、接続状態、形成材 料、および接続箇所などを、より適正な状態に設定でき る。これにより、半導体装置の電極とリードフレームと 30 の間における抵抗をより下げることができるとともに、 電気的短絡をより起こし難くでき、かつ温度変化などの 外的環境の変化によって電流経路の電気的性能が不安定 になるおそれをより低減できる。

[0032]

【発明の実施の形態】(第1の実施の形態)以下、本発 明の第1の実施の形態に係る半導体装置、および本発明 の第1の実施の形態に係る半導体装置の製造方法を、図 1~図7に基づいて説明する。

【0033】先ず、との第1実施形態の半導体装置1に 40 ついて、図1~図5を参照しつつ説明する。

【0034】本実施形態の半導体装置1は、複数個の電 極4を有する半導体素子5と、複数個のリードフレーム 3と、各電極4のうちの少なくとも1個の電極4と、各 リードフレーム 3 のうちの少なくとも 1 個のリードフレ ーム3とを電気的に接続する、略板形状に形成された電 流経路部材6と、各リードフレーム3、半導体素子5、 および電流経路部材6をパッケージングするハウジング 2と、を具備し、電流経路部材6は、その電極4に接続 される部分6aとリードフレーム3に接続される部分6 50 配置されている。半導体素子5とリードフレーム3のド

bとの間の中間部6 cが、半導体素子5から離間する形 状に形成されているとともに、電極4 およびリードフレ ーム3のそれぞれに直接接触するように設けられること を前提とし、以下に述べる特徴を備えるものとする。 【0035】電流経路部材6は、半導体装置1の配線と してのリードフレーム3、および電極4のそれぞれに、 超音波接合によって直接接触するように接続されてい る。電流経路部材6は、アルミニウム系の材料によって 形成されている。電流経路部材6は、半導体素子3が有 する電極4のうちの少なくともソース電極4 s と、リー ドフレーム3とに接続されている。このように、電流経 路部材6は、半導体装置1の配線の一部を構成してい

【0036】以上述べたような特徴を備えた本実施形態 の半導体装置1として、以下の説明において、図1に示 すように、一般的なSOP-8パッケージのMOSFE T(パワーMOSFET)1を用いて説明する。

【0037】MOSFET1は、図1に示すように、そ の全体の殆どを例えばエポキシ系樹脂などからなる封止 て、前記電極および前記リードフレームに直接接触する 20 樹脂(モールド樹脂)によって固められて形成されたハ ウジング2によって覆われている。また、CのMOSF ET1は、SOP-8パッケージという名称の通り、8 本の端子を有するリードフレーム3を備えている。各リ ードフレーム3の端子は、ハウジング2の両側部におい て4本ずつに分かれて対向するように、ハウジング2の 外側に露出されている。ただし、図1においては、リー ドフレーム3が有する8本の端子のうち、5本のみを図 示し、残りの3本はそれらの図示を省略する。

> 【0038】CのMOSFET1は、その内部構造の主 要部分が、図2 (a) および (b) に示すように構成さ れている。図2(a)は、MOSFET1を図1中A-A線に沿って切断した断面図である。また、図2(b) は、MOSFET1を図1中B-B線に沿って切断した 断面図である。

【0039】前記8本のリードフレーム3の端子うちの 片側半分である4本の端子は、図2(a)に示すよう に、ハウジング2の内側において4本1組に一体化され て形成されている。との4本1組のリードフレーム3の 端子は、図2(a)および(b)の両図に示すように、 ハウジング2の内側において、半導体素子(半導体チッ プ)5のソース電極(ソースパット)4 s およびゲート 電極 (ゲートパット) 4gが設けられている側とは反対 側の端面において、図示しないドレイン電極(ドレイン パット) に電気的に接触するように設けられている。つ まり、これら4本1組のリードフレーム3の端子は、リ ードフレーム3のドレイン側端子3dとして形成されて いる。とれら各ドレイン側端子3dは、4本1組に一体 化されて略平板形状に形成されているドレイン側ポスト 部1dにおいて、ドレイン電極4dと面接触するように

レイン側端子3 dとは、それぞれのドレイン電極とドレ イン側ポスト部7 d とが、図示しない硬化性導電材料 や、あるいは半田などの導電性を有する接合材によって 電気的に接続されることにより、互いに電気的に接触し た状態で固定される。

【0040】また、前記8本のリードフレーム3の端子 のうちの残りの片側半分である、4本のリードフレーム 3の端子は、図2(a)に示すように、ハウジング2の 内側において、ソース電極4 s およびゲート電極4 g を 含めた半導体素子5に直接接触しないように設けられて 10 いる。それとともに、それら残りの4本のリードフレー ム3の端子は、4本のドレイン側端子3 d およびそれら のドレイン側ポスト部7 dを含めたリードフレーム3両 方から、電気的に切り離されて設けられている。さら に、これら残りの4本のリードフレーム3の端子は、そ れらのうちの3本が1組に一体化されて形成されている とともに、残りの1本のリードフレーム3の端子は、そ れら3本1組のリードフレーム3の端子から電気的に切 り離されて形成されている。

【0041】3本1組のリードフレーム3の端子は、後 20 述する電流経路部材6によって、半導体素子5のソース 電極4mに電気的に接続される。つまり、とれら3本1 組のリードフレーム3の端子は、リードフレーム3のソ ース側端子3 s として形成されている。これら各ソース 側端子3sは、3本1組に一体化されて略平板形状に形 成されているソース側ポスト部7sにおいて、電流経路 部材6を介して、ソース電極4 s と電気的に接続される ように配置されている。また、残りの1本のリードフレ ーム3の端子は、1本のB'gワイヤ(ボンディングワ 気的に接続される。つまり、この1本のリードフレーム 3の端子は、リードフレーム3のゲート側端子3gとし て形成されている。このゲート側端子3gは、略平板形 状に形成されているゲート側ボスト部7gにおいて、

B'gワイヤ8を介して、ゲート電極4gと電気的に接 続されるように配置されている。

【0042】すなわち、本実施形態の半導体装置として のMOSFET1は、実質的に3個のリードフレーム3 を具備しているとともに、このMOSFET1が具備す る半導体装置5が3個の電極4を有している。また、と のMOSFET1は、3個のリードフレーム3のうちの 1個である各ソース側端子3sと、3個の電極4のうち の1個であるソース電極4 s とが、電流経路部材6を介 して選択的に、かつ電気的に接続される。

【0043】電流経路部材6は、本実施形態において は、図2(a)および(b)の両図に示すように、その ソース電極4gに接続されている部分である電極側接続 部分6aが、ソース電極4sに面接触するように形成さ れている。それとともに、電流経路部材6は、そのリー ドフレーム3の各ソース側端子3 s のソース側ボスト部 50 値が、図3のグラフ中に実線で示されているような傾向

7gに接続されている部分であるリードフレーム側接続 部分6bが、ソース側ポスト部7gに面接触するように 形成されている。このような形状に形成されている本実 施形態の電流経路部材6を、以下の説明においては接続 ストラップ6と称する。この接続ストラップ6は、その 電極側接続部分6aがソース電極4sだけで半導体素子 5に面接触するように、その電極側接続部分6aとリー ドフレーム側接続部分6 b との間の中間部(ビーム部) 6 cが、半導体素子5から遠ざかるような、離間された 形状に形成されている。これにより、このMOSFET 1は、チップエッジタッチによる電気的短絡を起とすお それが殆どない。

【0044】また、本実施形態の接続ストラップ6は、 ソース電極4 s およびリードフレーム3の各ソース側端 子3 sのソース側ポスト部7 sの両方に、それぞれ直接 接触するように、超音波接合によって同時に接続されて

【0045】以上説明した形状からなる接続ストラップ 6を有するMOSFET1は、半導体素子5のソース電 極4sとリードフレーム3の各ソース側端子3sのソー ス側ポスト部7 s との間を流れる電流の流路断面積が、 従来技術のMOSFET101が有する複数本のボンデ ィングワイヤ105を流れる電流の流路断面積の合計に 比べて大幅に拡大されている。これにより、MOSFE T1は、そのソース電極4mとリードフレーム3との間 における抵抗値が、従来技術のMOSFET101に比 べて大幅に下げられている。

【0046】具体的には、本実施形態のMOSFET1 は、その半導体素子(半導体チップ)5のチップサイズ イヤ)8によって、半導体素子5のゲート電極4gに電 30 が、3.79(mm)×2.65(mm)に形成されている。また、接続 ストラップ6は、その幅が2.0(mm)の大きさに、かつそ の厚さが0.1(mm)の大きさにそれぞれ形成されている。 さらに、本実施形態の接続ストラップ6は、導電性金属 であるアルミニウム系の材料として、アルミニウム(A 1) によって形成されており、A1ストラップ6とも称 する。とれに対して、従来技術のMOSFET101 は、その図示しない半導体素子5のチップサイズが、3. 79(mm)×2.65(mm)と本実施形態のMOSFET1と同じ 大きさであるが、その図示しないソース電極とリードフ レームとが直径60(μm)の金(A u) 製の l 0本の B' gワイヤ (ボンディングワイヤ) 105によって電気的 に接続(Auボンディング)されている。

【0047】本発明の発明者達が行った抵抗値の測定実 験によれば、前述したような構造からなる従来技術のM OSFET101は、その所定の電圧値に対するオン抵 抗値(内部抵抗値、Ron値)の平均値が、図3のグラフ 中に破線で示されているような傾向を示す。これに対し て、同じく前述した構造からなる本実施形態のMOSF ET1は、その所定の電圧値に対するオン抵抗値の平均

を示す。また、本実施形態のMOSFET1、および従 来技術のMOSFET101は、それらの図示しないシ リコン基板 (ベレット) の部分における、所定の電圧値 に対する抵抗値の平均値が、図3のグラフ中に一点鎖線 で示されているような傾向を示す。図3のグラフに示さ れているように、従来技術のMOSFET101、本実 施形態のMOSFET1、ならびに本実施形態のMOS FET1および従来技術のMOSFET101のそれぞ れのシリコン基板の各抵抗値は、それらの絶対値が異な るだけで、それらに印加される電圧値の大きさに対し て、略同じ傾きで変化する。とのように、前述した従来 技術のMOSFET101、本実施形態のMOSFET 1、ならびに本実施形態のMOSFET1 および従来技 術のMOSFET101の各シリコン基板の、それぞれ の所定の電圧値に対する抵抗値は、図3のグラフにおい て、前記絶対値の差だけ互いに平行移動させた結果とし て示されるので、それらの間隔を比較することにより、 それぞれの抵抗値の大小が分かる。

【0048】従来技術のMOSFET101全体のオン 抵抗値と、本実施形態のMOSFET1全体のオン抵抗 20 値との差は、図3のグラフにおいて一点鎖線矢印で示さ れている範囲」の大きさで略一定している。また、本実 施形態のMOSFET1全体のオン抵抗値と、本実施形 態のMOSFET1のシリコン基板の抵抗値との差は、 図3のグラフにおいて実線矢印で示されている範囲Kの 大きさで略一定している。これらから、従来技術のMO SFET101の10本のボンディングワイヤ105の 配線抵抗値の合計の大きさと、本実施形態のMOSFE Tlが具備している接続ストラップ(Alストラップ) 6の配線抵抗値の大きさとの差は、図3のグラフにおい 30 て破線矢印で示されている範囲Lの大きさで略一定して いることが分かる。

【0049】以上説明したように、本発明の発明者達が 行った抵抗値の測定実験結果を示す図3のグラフによれ ば、本実施形態のMOSFETlの接続ストラップ(A 1ストラップ) 6における配線抵抗値は、これに印加さ れる電圧値の大きさに拘らず、従来技術のMOSFET 101の10本のボンディングワイヤ105の配線抵抗 値の合計の大きさに比較して、約80%も大幅に低減さ れていることが分かる。すなわち、本実施形態のMOS FET1においては、A1ストラップ6の配線抵抗値が MOSFET1全体のオン抵抗値に対して及ぼす影響は 極めて低い。

【0050】また、本実施形態のMOSFET1が備え る接続ストラップ (A1ストラップ) 6の厚さおよび幅 の大きさに対する抵抗値の依存性は、図4 (a) および (b) の両グラフ中において、それぞれ実線で表される ような傾向を示す。それらのような傾向を示す接続スト ラップ6によれば、との接続ストラップ6が形成される 際の厚さおよび幅の加工寸法の誤差は、前述した寸法か 50 半田接合されたCuストラップを備える従来品Bとして

らなる半導体索子5を具備しているMOSFET1の電 気的性能を実用上殆ど妨げるおそれがない。すなわち、 本実施形態の接続ストラップ6は、MOSFET1の動 作速度を妨げることなく、その電気的性能を実用上高い 水準に維持できる。

【0051】さらに、本実施形態の接続ストラップ6 は、半導体素子5のソース電極4 s、およびリードフレ ーム3の各ソース側端子3sのソース側ポスト部7sの それぞれに、図示しない硬化性導電材料や、あるいは半 10 田などを介することなく、超音波接合によって直接接触 するように接続(固定)されている。これにより、MO SFET1は、硬化性導電材料や半田の内部、あるいは 半導体素子5のソース電極4 s 、リードフレーム3の各 ソース側端子3 s のソース側ボスト部7 s 、および接続 ストラップ6のそれぞれと硬化性導電材料や半田との界 面付近において、温度変化などの外的環境の変化によっ て脆化やひび割れ(クラック)などが発生するおそれが 殆ど無い。したがって、半導体素子5のソース電極4 s、およびリードフレーム3の各ソース側端子3 sのソ ース側ポスト部7 s のそれぞれに、超音波接合によって 直接接触するように接続された接続ストラップ6を備え るMOSFET1は、温度変化などの外的環境の変化に 対する耐久性、すなわちその電気的動作性能の信頼性が

【0052】具体的には、前述した接続ストラップ(A 」ストラップ)6を備える本発明に係るMOSFET1 (提案デザイン)と、前述したようにソース電極とリー ドフレームとが直径60(μm)の金(A u)製の10本の B'gワイヤによってAuボンディングされている従来 技術に係るMOSFET(従来品A)101と、本提案 デザインのMOSFET1と若干異なり、図示しない銅 (Cu) 製の接続ストラップを、半田を用いて図示しな い半導体素子のソース電極に接合した従来技術に係るM OSFET (従来品B) とを、それぞれ-40℃~15 0℃まで複数回、具体的には連続100回~400回ま で回数を100回ずつ増やしつつ、大幅かつ急激に温度 変化させる温度サイクルテストにかけて、それぞれの温 度変化に対する耐久性、すなわちそれらの電気的動作性 能の信頼性を評価する試験を行った。すると、図5のグ ラフに示すような結果を得ることができた。

【0053】本提案デザインのMOSFET1は、図5 のグラフ中白丸および実線で示されるように、その試験 回数に拘らず、前述したように脆化やひび割れ(クラッ ク)などが発生する不良品の発生率は0%であった。同 様に、Auボンディングを備える従来品Aとしての従来 技術に係るMOSFET101も、図5のグラフ中菱形 および実線で示されるように、その試験回数に拘らず、 前述したように脆化やひび割れ(クラック)などが発生 する不良品の発生率が0%であった。これらに対して、

の従来技術に係るMOSFETは、図5のグラフ中四角 および実線で示されるように、その試験回数が増える毎 に、その不良品の発生率が上昇していった。

【0054】以上説明したように、本発明に係る本実施 形態のMOSFET1は、Auボンディングを備える従 来品Aとしての従来技術に係るMOSFET101と比較すると、そのAlストラップ6部分における配線抵抗値が約80%も大幅に低減されており、MOSFET1全体のオン抵抗値に与える影響が極めて低くなっている。それとともに、MOSFET1は、急激な温度変化に拘らず、このような外敵環境の変化に対する耐久性、すなわちその電気的動作性能の信頼性が全く損なわれることなく安定しており、Alストラップ6と同じような形状で、かつ半田接合されたCuストラップを備える従来品Bとしての従来技術に係るMOSFETと比較すると、その温度変化に対する耐久性、すなわち電気的動作性能の信頼性が極めてよい。

【0055】また、本実施形態のMOSFET1は、Alストラップ6が1回の超音波接合によってソース電極4s およびソース側ポスト部7sに同時に接合されているので、これらの接合部分における接合強度を略同等の強さに容易に設定できる。これにより、これらの接合部分に温度変化などの外的環境の変化や、金属疲労などが生じても、それらの付加を均等に分散できる。したがって、本実施形態のMOSFET1によれば、Alストラップ6のソース電極4s およびソース側ポスト部7sへの接合部分における耐久性を向上できる。

【0056】したがって、本発明に係る本実施形態のMOSFET1は、省電力で高速に作動可能であるとともに、電気的動作性能を安定して発揮することができ、かつ耐久性が高く長寿命である。

【0057】次に、以上説明したMOSFET1を製造する際に適用する、本発明の第1の実施の形態に係る半導体装置の製造方法について、図6および図7を参照しつつ説明する。

【0058】本実施形態の半導体装置の製造方法は、半導体素子5が有する複数個の電極4のうちの少なくとも1個の電極4、および複数個のリードフレーム3のうちの少なくとも1個のリードフレーム3のそれぞれに、略板形状に形成されているとともに、電極4に接続される部分6aとリードフレーム3に接続される部分6bとの間の中間部6cが、半導体素子5から離間するような形状に形成された電流経路部材6を直接接触させるように設けることにより、電極4およびリードフレーム3を電気的に接続することを前提とし、以下に述べる特徴を備えるものとする。

[0059]電流経路部材6を、超音波接合によって、電極4 およびリードフレーム3のそれぞれに同時に直接接触するように接続する。電流経路部材6を、アルミニウム系の材料によって形成する。

【0060】先ず、図6(a)~(e)に示すように、 所望する大きさおよび形状の接続ストラップ6を製造す る。具体的には、予め薄肉の板形状に圧延された、接続 ストラップ6の材料となるアルミニウム製の板材9を、 例えば図6(a)に示すような切断装置10によって、 所定の大きさ(長さ)に切り出す。切断装置10は、ア ルミニウム製の板材9を切断するロータリーカッター1 1と、アルミニウム製の板材9を搬送するベルトコンベ ア12などから構成されている。ベルトコンベア12 は、図6(a)中破線矢印で示す向きに回転しており、 アルミニウム製の板材9は、とのベルトコンベア12に よって、図6(a)中白抜き矢印で示す向きに搬送され る。ロータリーカッター11は、ベルトコンベア12の 終端部に近接して配設されており、図6(a)中実線矢 印で示す向きに回転している。ロータリーカッター11 は、回転する2枚の刃部11aを有しており、これらの 刃部11 aによってベルトコンベア12の終端部まで搬 送されてきたアルミニウム製の板材9を、図6(b) に 示すように、所定の大きさに切り出す(カットする)。 【0061】所定の大きさに切り出されたアルミニウム 製の板材9は、図示しない成型装置によって、その側面 視が図6(c)に示すように、その中間部6cが電極側 接続部分6aおよびリードフレーム側接続部分6bに対 して凸形状に突出した所定の形状に成型(フォーミン グ) される。すなわち、所定の大きさに切り出されたア ルミニウム製の板材9は、成型装置によって前述したM OSFET1に用いられる所定の形状の接続ストラップ 6として成型される。なお、成型装置が備える成型用の 型を交換することにより、所定の大きさに切り出された アルミニウム製の板材9を、図6(d)や、あるいは図 6 (e) に示すように、様々な形状の接続ストラップ1 3, 14 に成型できる。

【0062】次に、以上説明したように所定の形状に成型された接続ストラップ6を、半導体素子5のソース電極4s、およびリードフレーム3の各ソース側端子3sのソース側ボスト部7sのそれぞれに接続する。接続ストラップ6を、例えば図7(a)に示すような接合治具としての接合ホーン15によって支持する。接合ホーン15の内部には、複数本の吸引孔16が設けられており、接続ストラップ6を図7(a)中実線矢印で示す向きに真空吸引して支持できる。との接合ホーン15の接続ストラップ6と接触する側の端面には、滑り止めの凹凸が複数個設けられている。

【0063】MOSFET1のリードフレーム3のドレイン側端子3d、ソース側端子3s、およびゲート側端子3g(図7(a)~(c)において図示せず。)は、それぞれ図7(b)に示すように、接合台17上の所定の位置に予め配置されている。また、半導体素子5は、そのソース電極4sが上を向かされた姿勢で、リードフレーム3のドレイン側端子3dのドレイン側ポスト部7

dに硬化性導電材料、または半田を用いて予め接合され ている(マウントされている)。このような配置状態の 半導体素子5のソース電極4 s 、およびリードフレーム 3のソース側端子3 s のソース側ポスト部7 s のそれぞ れに、接合ホーン15によって支持された接続ストラッ プ6を接合する。接合ホーン15には、図示しない超音 波発生装置が接続されている。この超音波発生装置が発 生可能な超音波の最高周波数は、約60kHz程度である が、通常の使用においては、周波数が約38kHzの超音波 を発生する。このような超音波を発生させることによ り、接合ホーン15は、半導体素子5のソース電極4 s. およびリードフレーム3のソース側端子3 s のソー ス側ポスト部7sのそれぞれに、接続ストラップ6を超 音波接合することができる。

【0064】接続ストラップ6を支持した状態のまま、 接合ホーン15を半導体素子5のソース電極4 s、およ びリードフレーム3のソース側端子3sのソース側ポス ト部7 s のそれぞれに、それらの上方から接近させる。 接続ストラップ6の位置が適正な接合位置にあることを 確認した後、接続ストラップ6を接合ホーン15で支持 20 きる。 した状態のまま、半導体素子5のソース電極4s、およ びリードフレーム3のソース側端子3 sのソース側ボス ト部7 s のそれぞれに、それらの上方から同時に直接接 触させる。この接触状態を保持しつつ、図7(b)に示 すように、接合ホーン15の超音波発生装置を作動させ て、接続ストラップ6の電極側接続部分6aを半導体素 子5のソース電極4 s に、また接続ストラップ6のリー ドフレーム側接続部分6bをリードフレーム3のソース 側端子3 s のソース側ポスト部7 s に、それぞれ直接か つ同時に超音波接合する。

【0065】図7(c)に示すように、接続ストラップ 6の超音波接合が終了した後、図示は省略するが、半導 体素子5のゲート電極4gとリードフレーム3のゲート 側端子3gのゲート側ポスト部7gとを、アルミニウム や、あるいは金などの導電性を有する金属から形成され ているB'gワイヤ8によって電気的に接続する。この B'gワイヤ8の接続は、接続ストラップ6と同様に超 音波接合でもよいし、また硬化性導電材料や、あるいは 半田などを用いてもよい。続けて、以上説明したよう に、接続ストラップ6によって電気的に接続された半導 体素子5 およびリードフレーム3 と、B'gワイヤ8な どとを、それらの周りから覆うようにエポキシ系樹脂な どの成型用樹脂からなる封止樹脂(モールド樹脂)によ ってバッケージングしてハウジング2内に包み込む。ハ ウジング2を所定の形状に成型した後、リードフレーム 3を所定の長さにリードカットして、所望する半導体装 置としてのSOP-8パッケージのMOSFET (パワ -MOSFET) 1を得ることができる。

【0066】以上説明した本発明の第1実施形態に係る

などを用いることなく、半導体素子5のソース電極4 s、およびリードフレーム3のソース側端子3sのソー ス側ポスト部7 8 のそれぞれに、略板形状に形成された 接続ストラップ6を直接接触させて、かつ同時に超音波 接合できる。したがって、本実施形態の半導体装置の製 造方法によれば、ソース電極4 s とソース側ポスト部7 sとの間の抵抗値、ひいては装置全体のオン抵抗値(内 部抵抗値) が低く、省電力で高速に作動可能であるとと もに、温度変化などの外的環境の変化に対する耐久性、 10 すなわちその電気的動作性能の信頼性が高く、安定した 電気的動作性能を発揮できるMOSFET1を製造でき

【0067】また、本実施形態の半導体装置の製造方法 によれば、半導体素子5のソース電極4s、およびリー ドフレーム3のソース側端子3 sのソース側ポスト部7 sのそれぞれと、接続ストラップ6とを同時に超音波接 合するので、その接合効率、ひいてはMOSFET1全 体の製造(生産)効率(インデックス)を向上できる。 すなわち、MOSFET1の生産に掛かる時間を短縮で

【0068】具体的には、本発明の発明者達が行った試 験的生産実験によれば、本実施形態の半導体装置の製造 方法によって前述したAlストラップ6を備えるMOS FET1を1個(1パッケージ)を製造するのに要した 製造時間は、従来技術に係る半導体装置の製造方法によ って前述したAuボンディングを備える従来品Aとして の従来技術に係るMOSFET101を1個(1パッケ ージ)を製造するのに要した製造時間に比較すると、図 示しない生産装置1台当たり約4割も短縮されていた。 30 との実験結果から、本実施形態の半導体装置の製造方法 によって、例えばAlストラップ6を備えるMOSFE T1を大量生産する場合には、その生産個数が多ければ 多いほど、MOSFET1の1個当たりの製造コスト、 すなわちMOSFET1の1個当たりの単価を下げるこ とができ、半導体市場における価格競争を有利に展開で

【0069】また、従来品Aとしての従来技術に係るM OSFET101は、これを製造するに当たり、直径60 (μm)の10本のB'gワイヤからなるAuボンディン グを、ソース電極4 s およびソース側ポスト部7 s にす べて適正な状態で接続しなければならない。これに対し て、本実施形態の半導体装置の製造方法によってMOS FET1を製造する場合、幅が2.0(mm)、かつ厚さが0.1 (mm)の大きさにそれぞれ形成されているA1ストラップ 6を1回の超音波接合によってソース電極4 s およびソ ース側ポスト部7 s に同時に接合できる。したがって、 本実施形態の半導体装置の製造方法によれば、MOSF ET1を製造する際のA1ストラップ6の接続不良の発 生率を、10本のB'gワイヤからなるAuボンディン 半導体装置の製造方法によれば、硬化性導電材料や半田 50 グの接続不良の発生率に対して、単純に計算して10分 の1に低減できる。すなわち、本実施形態の半導体装置の製造方法によれば、MOSFET1の歩留まりを、従来の半導体装置の製造方法に比較して大幅に向上できる。これにより、前述したMOSFET1の生産に掛かる時間を短縮できるのと同様に、MOSFET1全体の生産効率(インデックス)を大幅に向上できる。

【0070】さらに、本実施形態の半導体装置の製造方法によれば、Alストラップ6を1回の超音波接合によってソース電極4s およびソース側ポスト部7sに同時に接合するので、これらの接合部分における接合強度を10略同等の強さに容易に設定できる。これにより、これらの接合部分に温度変化などの外的環境の変化や、金属疲労などが生じても、それらの付加を均等に分散できる。したがって、本実施形態の半導体装置の製造方法によれば、Alストラップ6のソース電極4sおよびソース側ポスト部7sへの接合部分における耐久性を向上できる。

【0071】(第2の実施の形態)次に、本発明の第2の実施の形態に係る半導体装置、および半導体装置の製造方法を説明する。

[0072] この第2実施形態の半導体装置21、および半導体装置の製造方法は、半導体素子5のソース電極4s、およびリードフレーム3のソース側端子3sのソース側ボスト部7sに接続される電流経路部材22の大きさおよび形状、ならびに個数が、前述した第1実施形態の電流経路部材6の大きさおよび形状、ならびに個数と異なっているだけで、その他の構成、作用、および効果は同様である。よって、その異なっている部分について説明するとともに、前述した第1実施形態と同一の構成部分については同一符号を付してその説明を省略する。

【0073】本実施形態の半導体装置としてのMOSFET21は、図8に示すように、これが具備する半導体素子5のソース電極4sと、リードフレーム3のソース側端子3sのソース側端スト部7sとが、複数個、具体的には3個の長尺の略板(帯)形状に形成されたアルミニウム製の電流経路部材としての接続ストラップ(A1ストラップ)22によって電気的に接続されている。

【0074】また、本実施形態の半導体装置の製造方法は、MOSFET21が具備する半導体素子5のソース電極4sと、リードフレーム3のソース側端子3sのソース側ボスト部7sとを、長尺の板形状に形成された3個のアルミニウム製の接続ストラップ22を用いて、超音波接合によって電気的に接続する。この際、各接続ストラップ22の電極側接続部分22aを半導体素子5のソース電極4sに、また各接続ストラップ22のリードフレーム側接続部分22bをリードフレーム3のソース側端子3sのソース側ボスト部7sに、それぞれ直接かつ同時に超音波接合する。

【0075】この第2実施形態の半導体装置21、およ 50 いる1個の電流経路部材32によって電気的に接続され

び半導体装置の製造方法は、以上説明した点以外は、第 1 実施形態の半導体装置 1、および半導体装置の製造方法と同じであり、本発明の課題を解決できるのはもちろんであるが、前述したように、半導体素子 5 のソース電極 4 s とリードフレーム 3 のソース側端子 3 s のソース側ボスト部 7 s とが、長尺の略板形状に形成された複数個の電流経路部材 2 2 によって接続されている本実施形態の半導体装置 2 1 を製造する半導体装置の製造方法は、以下の点で優れている。 【0076】本実施形態の半導体装置としてのMOSF

10 【0076】本実施形態の半導体装置としてのMOSFET21においては、半導体素子5のソース電極4sと、リードフレーム3のソース側端子3sのソース側ポスト部7sとが、長尺の略板形状に形成された3個のアルミニウム製の接続ストラップ22によって電気的に接続されているので、ソース電極4sとソース側ボスト部7sとの間を流れる電流の流量を殆ど損なうこと無く、接続ストラップ22に使われるアルミニウムなどの材料の使用量を低減できる。したがって、本実施形態のMOSFET21は、その電気的動作性能がより高く、かつ、より低コストである。また、本実施形態の半導体装置の製造方法によれば、電気的動作性能がより高いMO

SFET21をより低コストで生産できる。

【0077】また、3個のアルミニウム製の接続ストラ ップ22は、それらの大きさ、形状、個数、および配置 位置などが、ソース電極4sとソース側ポスト部7sと の間の導電性を大きく妨げない程度に設定されて形成さ れる。具体的には、これら3個の接続ストラップ22 は、それらの配線抵抗値の合計の大きさが、前述した第 1実施形態の接続ストラップ6の配線抵抗値と略同等の 大きさを保持できるように設定される。すなわち、実質 30 的に第1実施形態の接続ストラップ6を3個に分割して 形成された本実施形態の接続ストラップ22は、それら の配線抵抗値の合計の大きさが、第1実施形態の接続ス トラップ6の配線抵抗値の大きさと同様に、従来品Aと しての従来技術のAuボンディングを有するMOSFE T101の配線抵抗値と比較して、約80%も大幅に低 減されている。つまり、本実施形態のMOSFET21 においても、3個の接続ストラップ22の配線抵抗値の 合計の大きさが、MOSFET21全体のオン抵抗値に 対して及ぼす影響は極めて低い。

【0078】(第3の実施の形態)次に、本発明の第3の実施の形態に係る半導体装置、および半導体装置の製造方法を説明する。

[0079] この第3実施形態の半導体装置31、および半導体装置の製造方法は、半導体素子5のソース電極4s、およびリードフレーム3のソース側端子3sのソース側ボスト部7sのみならず、半導体素子5のゲート電極4g、およびリードフレーム3のゲート側端子3gのゲート側ボスト部7gも長尺の略板形状に形成されている1個の無流経路部材32kよって電気的に接続され

ている点が、前述した第1実施形態の半導体装置1と異 なっているだけで、その他の構成、作用、および効果は 同様である。よって、その異なっている部分について説 明するとともに、前述した第1実施形態と同一の構成部 分については同一符号を付してその説明を省略する。

【0080】本実施形態の半導体装置としてのMOSF ET31は、図9に示すように、これが具備する半導体 素子5のゲート電極4gと、リードフレーム3のゲート 側端子3gのゲート側ポスト部7gとが、長尺の略板形 状に形成された1個のアルミニウム製の電流経路部材と 10 しての接続ストラップ (A 1 ストラップ) 32 によって 電気的に接続されている。

【0081】また、本実施形態の半導体装置の製造方法 は、MOSFET31が具備する半導体素子5のゲート 電極4gと、リードフレーム3のゲート側端子3gのゲ ート側ポスト部7gとを、長尺の略板形状に形成された 1個のアルミニウム製の接続ストラップ32を用いて、 超音波接合によって電気的に接続する。との際、接続ス トラップ32の電極側接続部分32aを半導体素子5の レーム側接続部分32bをリードフレーム3のゲート側 端子3gのソース側ポスト部7gに、それぞれ直接かつ 同時に超音波接合する。

【0082】この第3実施形態の半導体装置31、およ び半導体装置の製造方法は、以上説明した点以外は、第 1 実施形態の半導体装置 1 、および半導体装置の製造方 法と同じであり、本発明の課題を解決できるのはもちろ んであるが、前述したように、半導体素子5のゲート電 極4gとリードフレーム3のゲート側端子3gのゲート 側ポスト部7gとが、長尺の略板形状に形成された1個 30 の電流経路部材32によって接続されている本実施形態 の半導体装置31、およびこの半導体装置31を製造す る半導体装置の製造方法は、以下の点で優れている。

【0083】本実施形態の半導体装置としてのMOSF ET31においては、半導体素子5のソース電極4s と、リードフレーム3のソース側端子3 s のソース側ボ スト部7 s とが、略板形状に形成されたアルミニウム製 の接続ストラップ6によって電気的に接続されているの みならず、半導体素子5のゲート電極4gと、リードフ レーム3のゲート側端子3gのゲート側ポスト部7gと が、長尺の略板形状に形成された1個のアルミニウム製 の接続ストラップ32によって電気的に接続されてい る。これにより、半導体素子5とリードフレーム3との 間を流れる電流の流量を、より多く設定することができ る。したがって、本実施形態の半導体装置としてのMO SFET31は、その電気的動作性能がさらに向上され ている。また、本実施形態の半導体装置の製造方法によ れば、電気的動作性能がさらに高いMOSFET31を 生産できる。

【0084】(第4の実施の形態)次に、本発明の第4 50 置41、およびこの半導体装置41を製造する半導体装

の実施の形態に係る半導体装置、および半導体装置の製 造方法を説明する。

【0085】との第4実施形態の半導体装置41、およ び半導体装置の製造方法は、半導体素子5のソース電極 4 s、およびリードフレーム3のソース側端子3 sのソ ース側ポスト部7 s に接続される電流経路部材42の形 状が、前述した第1実施形態の電流経路部材6の形状と 異なっているだけで、その他の構成、作用、および効果 は同様である。よって、その異なっている部分について 説明するとともに、前述した第1実施形態と同一の構成 部分については同一符号を付してその説明を省略する。 【0086】本実施形態の半導体装置としてのMOSF ET41は、図10に示すように、これが具備する半導 体素子5のソース電極4sと、リードフレーム3のソー ス側端子3 sのソース側ポスト部7 sとに接続される、 アルミニウム製の電流経路部材としての接続ストラップ (Alストラップ) 42の、電極側接続部分42aとリ ードフレーム側接続部分42bとの間の中間部(ビーム 部) 42 cが、所定の曲率を有する略アーチ形状に形成 ゲート電極4gに、また接続ストラップ32のリードフ 20 されている。具体的には、接続ストラップ42は、図1 0中Cで示すその厚さが、約0.1(mm)の大きさに形成さ れている。それとともに、接続ストラップ42は、図1 0中Dで示すその中間部42cの間隔が、約0.6 (mm)の 大きさに形成されている。このような形状からなる接続 ストラップ42において、その中間部42cは、その側 面視において、滑らかな半円形状の円弧を描くような略 アーチ形状に形成されている。

> 【0087】本実施形態の半導体装置の製造方法によれ ば、との接続ストラップ42は、図6(c)で示したよ うに、前述した第1実施形態の接続ストラップ6を形成 する工程において、接続ストラップを成型する型を交換 するだけで、所定の長さに切り出されたアルミニウム製 の板材9から容易に形成することができる。

【0088】また、本実施形態の半導体装置の製造方法 によれば、この接続ストラップ42も、その電極側接続 部分42aとリードフレーム側接続部分42bとが、超 音波接合によって半導体素子5のソース電極4s、およ びリードフレーム側接続部分22bをリードフレーム3 のソース側端子3 s のソース側ポスト部7 s に、それぞ れ直接かつ同時に電気的に接続される。

【0089】との第4実施形態の半導体装置41、およ び半導体装置の製造方法は、以上説明した点以外は、第 1 実施形態の半導体装置 1 、および半導体装置の製造方 法と同じであり、本発明の課題を解決できるのはもちろ んであるが、前述したように、半導体素子5のソース電 極4 sとリードフレーム3のソース側端子3 sのソース 側ポスト部7gとが、中間部 (ビーム部) 42cが所定 の曲率を有する略アーチ形状に形成されている電流経路 部材42によって接続されている本実施形態の半導体装 置の製造方法は、以下の点で優れている。

【0090】本実施形態の半導体装置としてのMOSF ET41においては、半導体素子5のソース電極4s と、リードフレーム3のソース側端子3 s のソース側ボ スト部7 s とが、前述したような滑らかな半円形状の円 弧を描くような略アーチ形状に形成されている中間部4 2 cを有する電流経路部材としての接続ストラップ42 によって接続されている。これにより、接続ストラップ 42の電極側接続部分42aと半導体素子5のソース電 どによる電気的短絡を起こすおそれがより低減されてい る。したがって、本実施形態のMOSFET41は、そ の電気的動作性能がより安定している。また、本実施形 態の半導体装置の製造方法によれば、電気的動作性能が より安定しているMOSFET41を生産できる。

【0091】(第5の実施の形態)次に、本発明の第5 の実施の形態に係る半導体装置、および半導体装置の製 造方法を説明する。

【0092】との第5実施形態の半導体装置51、およ び半導体装置の製造方法は、半導体素子5のソース電極 20 4 s 、およびリードフレーム3のソース側端子3 sのソ ース側ボスト部7 s に接続される電流経路部材52の形 状が、前述した第1実施形態の電流経路部材6の形状と 異なっているだけで、その他の構成、作用、および効果 は同様である。よって、その異なっている部分について 説明するとともに、前述した第1実施形態と同一の構成 部分については同一符号を付してその説明を省略する。 【0093】本実施形態の半導体装置としてのMOSF

ET51は、図11(a)および(b)に示すように、 とれが具備する半導体素子5のソース電極4 s と、リー ドフレーム3のソース側端子3 s のソース側ポスト部7 s とに接続される、アルミニウム製の電流経路部材とし ての接続ストラップ(A1ストラップ)52の、電極側 接続部分52aとリードフレーム側接続部分52bとの 間の中間部(ビーム部)52cに、この接続ストラップ 52をその厚み方向に沿って貫通して、固化する前の流 動性を有している状態の前記ハウジング2の成型材料で ある封止樹脂を通過させるための穴53が複数個、本実 施形態においては8個設けられている。これら8個の穴 53は、本実施形態においては四角形状に形成されてい 40 に隙間が生じたり、あるいはハウジング2に亀裂が生じ る。

【0094】本実施形態の半導体装置の製造方法によれ ば、この接続ストラップ52は、図6(c)で示したよ うに、前述した第1実施形態の接続ストラップ6を形成 する工程において、接続ストラップを成型する型を交換 するだけで、所定の長さに切り出されたアルミニウム製 の板材9から容易に形成することができる。

【0095】また、本実施形態の半導体装置の製造方法 によれば、この接続ストラップ52も、その電極側接続 部分52aとリードフレーム側接続部分52bとが、超 50

音波接合によって半導体素子5のソース電極4 s 、およ びリードフレーム側接続部分22bをリードフレーム3 のソース側端子3 s のソース側ポスト部7 s に、それぞ れ直接かつ同時に電気的に接続される。

【0096】この第4実施形態の半導体装置41、およ び半導体装置の製造方法は、以上説明した点以外は、第 1実施形態の半導体装置1、および半導体装置の製造方 法と同じであり、本発明の課題を解決できるのはもちろ んであるが、前述したように、半導体素子5のソース電 極4gの周縁部との間において、チップエッジタッチな(10)極4gとリードフレーム3のソース側端子3gのソース 側ポスト部7sとが、流動性を有している状態の封止樹 脂を通過させるための8個の四角形状に形成された穴5 3が、中間部52cをその厚み方向に沿って貫通して設 けられている電流経路部材52によって接続されている 本実施形態の半導体装置51、およびこの半導体装置5 1を製造する半導体装置の製造方法は、以下の点で優れ

> 【0097】前述した第1実施形態の半導体装置の製造 方法においては、接続ストラップ6によって電気的に接 続された半導体素子5およびリードフレーム3と、B' gワイヤ8などとを、それらの周りから覆うようにエポ キシ系樹脂などの成型用樹脂からなる封止樹脂(モール ド樹脂) によってパッケージングしてハウジング2内に 包み込むことにより、所望する半導体装置としてのSO P-8パッケージのMOSFET (パワーMOSFE T) 1を製造した。ところが、第1実施形態の接続スト ラップ6や、との第5実施形態の接続ストラップ52 は、アルミニウム製であり、一般に封止樹脂(モールド 樹脂)として用いられているエポキシ系樹脂などと接着 (密着) 性が悪い。すなわち、アルミニウム製の接続ス トラップ6および接続ストラップ52は、エポキシ系樹 脂ののりが悪い。

【0098】したがって、略板形状に形成されている接 続ストラップ6を、エポキシ系樹脂によってその周りか ち包み込むようにバッケージングすると、接続ストラッ ブ6とハウジング2との間に図示しない隙間が生じるお それがある。ひいては、ハウジング2に、その外部と内 部とを連通するような、同じく図示しない亀裂が生じる おそれがある。接続ストラップ6とハウジング2との間 たりすると、これらの隙間や亀裂を伝わって、ハウジン グ2の外部の水分などが、ハウジング2の内部に浸入す るおそれがある。ハウジング2の内部に水分が浸入する と、接続ストラップ6や、半導体素子5、あるいはリー ドフレーム3とのそれぞれの間で電気的短絡などが生じ たり、あるいはそれらに錆が生じたりして、MOSFE T1の電気的性能が著しく劣化するおそれがある。場合 によっては、MOSFET1が完全に作動しなくなるお それがある。

【0099】ところが、本実施形態の半導体装置として

のMOSFET51においては、半導体素子5のソース 電極4sと、リードフレーム3のソース側端子3sのソ ース側ポスト部7 s とが、略板形状に形成されている接 続ストラップ52によって接続されているとともに、こ の接続ストラップ52の中間部52cには、電流経路部 材52をその厚み方向に貫通するように、8個の四角形 の穴53が設けられている。とれにより、本実施形態の 半導体装置の製造方法を実施するに当たり、接続ストラ ップ52によって電気的に接続された半導体素子5およ びリードフレーム3と、B' gワイヤ8などとを、それ 10 らの周りから覆うようにエポキシ系樹脂などの成型用樹 脂からなる封止樹脂(モールド樹脂)によってパッケー ジングしてハウジング2内に包み込む際に、エポキシ系 樹脂がそれら接続ストラップ52の中間部52cに設け られた8個の四角形の穴53を通過する。すると、エポ キシ系樹脂は、アルミニウム製の接続ストラップ52を その周囲からまんべんなく包み込むように、かつアルミ ニウム製の接続ストラップ52との間に隙間などが生じ ないように接続ストラップ52に密着しつつとれをパッ ケージングして、ハウジング2内に包み込む。

【0100】とのように、接続ストラップ52の中間部 52cに8個の四角形の穴53を設けることにより、M OSFET51のハウジング2内における接続ストラッ プ52とエポキシ系樹脂との接着(密着)性を向上させ るととができる。したがって、本実施形態のMOSFE T51は、そのハウジング2内に水分が浸入するおそれ が殆ど無く、その耐水性(耐湿性)が大幅に向上されて いる。すなわち、本実施形態のMOSFET51は、外 敵環境に対する耐久性がより高く、その電気的動作性能 の安定性、すなわち信頼性がより高められている。ま た、本実施形態の半導体装置の製造方法によれば、外敵 環境に対する耐久性がより高く、その電気的動作性能の 安定性、すなわち信頼性がより高められているMOSF ET51を生産できる。

【0101】以上説明したように、接続ストラップ52 の中間部52cに設けられた8個の四角形の穴53は、 その効果から、パッケージング促進穴53とも称するこ とができる。また、これら8個の穴(パッケージング促 進穴) 53は、それらの大きさ、形状、個数、および配 置位置などが、接続ストラップ52の導電性を大きく妨 げない程度に設定されて形成される。具体的には、これ ら8個の穴(パッケージング促進穴)53は、接続スト ラップ52の配線抵抗値が、前述した第1実施形態の接 続ストラップ6の配線抵抗値と略同等の大きさを保持で きるように設定される。すなわち、実質的に第1実施形 態の接続ストラップ6の中間部6 cに8個の穴(バッケ ージング促進穴)53を設けて形成された本実施形態の 接続ストラップ52はその配線抵抗値の大きさが、第1 実施形態の接続ストラップ6の配線抵抗値の大きさと同 様に、従来品Aとしての従来技術のAuボンディングを 50 導体装置の製造方法は、前述した第1〜第5の実施の形

有するMOSFET101の配線抵抗値と比較して、約 80%も大幅に低減されている。つまり、本実施形態の MOSFET51においても、8個の穴53が設けられ ている接続ストラップ52の配線抵抗値が、MOSFE T51全体のオン抵抗値に対して及ぼす影響は極めて低

【0102】また、本実施形態のMOSFET51に用 いられる接続ストラップは、前記接続ストラップ52に は限られない。前述したオン抵抗値の大きさを保持でき るならば、例えば図12(a)~(e)に示すように、 様々な種類の接続ストラップを使用することができる。 それぞれを簡略して説明すると、まず、図12(a)の 接続ストラップ54は、その中間部54cに、これが半 導体素子5のソース電極4 s と、リードフレーム3のソ ース側端子3 s のソース側ポスト部7 s とを接続する向 きに沿って、4本のスリット形状の穴(バッケージング 促進穴) 55が設けられているものである。次に、図1 2 (b) の接続ストラップ56は、その中間部56c に、これが半導体素子5のソース電極4 s と、リードフ 20 レーム3のソース側端子3 sのソース側ポスト部7 s と を接続する向きに対して垂直な向きに、4本のスリット 形状の穴 (パッケージング促進穴) 57が設けられてい るものである。図12(c)の接続ストラップ58は、 その中間部58 c に 6 個の円形状の小さい穴(パッケー ジング促進穴) 59が設けられているものである。図1 2 (d) の接続ストラップ60は、その中間部60c に、直径が0.8(mm)の円形状の穴(バッケージング促進 穴)61が形成されている。また、この穴61は、図1 2 (d) 中Eで示すように、その穴61の中心C1が接 30 続ストラップ60のリードフレーム側接続部分60hの 縁部から1.1(mm)離された位置に配置されて形成されて いるものである。そして、最後に図12(e)の接続ス トラップ62は、その中間部62cに、直径が0.8(mm) の半円形状の穴 (バッケージング促進穴) 63が形成さ れている。それとともに、この接続ストラップ62は、 穴63から接続ストラップ62のリードフレーム側接続 部分62bの縁部に向けて、図12(e)中Fで示すよ うに、穴63の直径と同じ大きさの幅0.8(mm)で切り欠 かれている。また、との接続ストラップ62は、穴63 40 が、接続ストラップ62のリードフレーム側接続部分6 2bの縁部から最も遠い部分が、図12 (e) 中Gで示 すように、1.5(mm)となる位置に形成されている。

【0103】以上、図12(a)~(e)に示すよう に、様々な大きさ、形状、個数、および配置位置の穴5 5, 57, 59, 61, 63が設けられた各接続ストラ ップ54, 56, 58, 60, 62は、いずれも前述し たオン抵抗値の大きさを保持できるように形成されてい るものである。

【0104】なお、本発明に係る半導体装置、および半

態には制約されない。本発明の主旨を逸脱しない範囲に おいて、本発明に係る半導体装置の構成の一部や、ある いは本発明に係る半導体装置の製造方法が有する各工程 を、種々様々な状態に組み合わせて設定できる。

【0105】例えば、接続ストラップを、その電極側接 続部分が半導体素子5のソース電極4 s に、またそのリ ードフレーム側接続部分がリードフレーム3のソース側 端子3sのソース側ポスト部7sに、それぞれ直接接触 するように接続する方法は、超音波接合には限られな い。例えば、抵抗溶接や、あるいは圧着でもよい。ま た、との接続作業を行う際に、接続ストラップの電極側 接続部分およびリードフレーム側接続部分を、それぞれ 同時に半導体素子5のソース電極4 s、およびリードフ レーム3のソース側端子3 sのソース側ポスト部7 sに 接続せずに、それらのどちらか一方から接続しても構わ ない。また、接続ストラップを形成する材料は、アルミ ニウム以外にも、銅や金など導電性の高い金属材料を用 いても構わない。

【0106】また、本発明に係る半導体装置が備える半 導体素子は、前記第1~第5の各実施形態においては、 それらの両端面にソース電極、ゲート電極、およびドレ イン電極がそれぞれ1個ずつ設けられている、いわゆる 1層構造としたが、多層構造のものを用いても何ら差し 支えない。リードフレーム3に接続する電極4が半導体 素子の両端面 (表裏面) 等に露出していれば、それら各 電極と各リードフレーム3とを、前記各接続ストラップ 6, 22, 32, 42, 52などを用いて、前述した本 発明の各実施形態の半導体装置の製造方法によって容易 かつ選択的に、電気的に接続できる。

【0107】同様に、本発明に係る半導体装置の製造方 30 法によって製造される半導体装置が備える半導体素子 は、その内部に設けられているデバイスの個数が1個で も、あるいは複数個でも構わない。

【0108】また、本発明に係る半導体装置が備える電 極は、1種類につき1個でなくとも良い。例えば、半導 体装置が具備する半導体素子のソース電極、ゲート電 極、およびドレイン電極が、それぞれ複数個ずつ設けら れていてもよい。このような場合においても、それら各 電極と各リードフレーム3とを、前記各接続ストラップ 6, 22, 32, 42, 52などを用いて、前述した本 40 発明の各実施形態の半導体装置の製造方法によって容易 かつ選択的に、電気的に接続できる。

【0109】さらに、第5実施形態において略板形状に 形成されている接続ストラップ52,54,56,5 8,60,62に形成した各種の穴53,55,57, 59,61,63を、第2実施形態の3個の長尺の略板 (帯)形状に形成された接続ストラップ22のそれぞれ の中間部22cに設けても構わない。あるいは、それら 各種の穴53,55,57,59,61,63を、第4 実施形態の接続ストラップ42の略アーチ形状に形成さ 50 体装置の内部構造の主要部分を示す断面図。

れた中間部42 cに設けても構わない。これらの場合 も、各接続ストラップ22、42が、いずれも前述した オン抵抗値の大きさを保持できればよい。

[0110]

[発明の効果] 本発明に係る半導体装置によれば、電極 とリードフレームとの間の電流の流路断面積が拡大され るので、電極とリードフレームとの間における抵抗を下 げることができる。また、チップエッジタッチなどによ る電気的短絡を起とし難くできるとともに、温度変化な 10 どの外的環境の変化によって電流経路の電気的性能が不 安定になるおそれを低減できる。したがって、本発明に 係る半導体装置は、省電力で作動可能であるとともに、 電気的性能が安定しており、かつ耐久性が高い。

【0111】また、本発明に係る半導体装置を実施する にあたり、電極とリードフレームとの間における抵抗を より下げることができるとともに、電気的短絡をより起 とし難くでき、かつ温度変化などの外的環境の変化によ って電流経路の電気的性能が不安定になるおそれをより 低減できる。したがって、本発明に係る半導体装置を、 より省電力で作動可能であるとともに、電気的性能がよ り安定しており、かつ耐久性がより高いものとすること

【0112】また、本発明に係る半導体装置の製造方法 によれば、半導体装置の電極とリードフレームとの間の 電流の流路断面積を拡大して、電極とリードフレームと の間における抵抗を下げることができる。また、チップ エッジタッチなどによる電気的短絡を起とし難くできる とともに、温度変化などの外的環境の変化によって電流 経路の電気的性能が不安定になるおそれを低減できる。 したがって、本発明に係る半導体装置の製造方法は、省 電力で作動可能であるとともに、電気的性能が安定して おり、かつ耐久性が高い半導体装置を製造することがで きる。

【0113】また、本発明に係る半導体装置の製造方法 を実施するにあたり、半導体装置の電極とリードフレー ムとの間における抵抗をより下げることができるととも に、電気的短絡をより起こし難くでき、かつ温度変化な どの外的環境の変化によって電流経路の電気的性能が不 安定になるおそれをより低減できる。したがって、本発 明に係る半導体装置の製造方法は、より省電力で作動可 能であるとともに、電気的性能がより安定しており、か つ耐久性がより高い半導体装置を製造することができ

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る半導体装置の 概観を示す斜視図。

【図2】(a)は、図1中A-A線に沿って切断した場 合の半導体装置の内部構造の主要部分を示す断面図。

(b)は、図1中B-B線に沿って切断した場合の半導

【図3】図1の電流経路部材のオン抵抗と従来の技術にかかる電流経路部材のオン抵抗とを比較して示す図。

27

【図4】図1の電流経路部材のオン抵抗の形状依存性を示し、(a)は、電流経路部材の厚さに対する電流経路部材のオン抵抗、(b)は、電流経路部材の幅に対する電流経路部材のオン抵抗、をそれぞれ示す図。

【図5】図1の電流経路部材および従来の技術にかかる 2種類の電流経路部材のそれぞれの温度サイクルテスト による信頼性を比較して示す図。

【図6】本発明の第1の実施の形態に係る半導体装置の 10 製造方法を示し、(a)は、電流経路部材を材料から切り出す前の状態、(b)は、電流経路部材が材料から切り出された後の状態、(c)は、図6(b)の電流経路部材を図1の半導体装置に用いられる形状に形成した状態、(d)は、図6(b)の電流経路部材を他の形状に形成した状態、(e)は、図6(b)の電流経路部材をさらに他の形状に形成した状態、をそれぞれ示す工程図。

【図7】本発明の第1の実施の形態に係る半導体装置の 製造方法を示し、(a)は、図6(c)の電流経路部材 を接合ホーンによって真空吸着した状態、(b)は、図 7(a)の状態の電流経路部材を半導体素子のソース電 極およびリードフレームのソース側端子のソース側ボス ト部のそれぞれに同時に超音波接合している状態、

(c)は、図6(c)の電流経路部材が半導体素子のソース電極およびリードフレームのソース側端子のソース側ボスト部のそれぞれに超音波接合された状態、をそれぞれ示す工程図。

【図8】本発明の第2の実施の形態に係る半導体装置の 内部構造の主要部分を示す断面図。

【図9】本発明の第3の実施の形態に係る半導体装置の 内部構造の主要部分を示す断面図。

【図10】本発明の第4の実施の形態に係る半導体装置の内部構造の主要部分を示す断面図。

【図11】本発明の第5の実施の形態に係る半導体装置の内部構造の主要部分を示し、(a)は、厚み方向に対して垂直に切断した場合、(b)は、厚み方向に沿って切断した場合、をそれぞれ示す断面図。

【図12】図11の半導体装置に用いられる電流経路部*

* 材の種類を示し、(a)は、4本のスリットが設けられている場合、(b)は、3本のスリットが設けられている場合、(c)は、6個の円形の小穴が設けられている場合、(d)は、1個の円形の穴が設けられている場合、(e)は、半円形の穴およびこの穴に連続する切り欠き部が設けられている場合、をそれぞれ示す平面図である。

【図13】従来の技術に係る半導体装置の概観を示す斜 視図。

10 【図14】(a)は、図13中X-X線に沿って切断した場合の半導体装置の内部構造の主要部分を示す断面図。(b)は、図13中Y-Y線に沿って切断した場合の半導体装置の内部構造の主要部分を示す断面図。

【図15】(a)は、従来の技術に係る他の半導体装置をその厚み方向に対して垂直に切断した場合の半導体装置の内部構造の主要部分を示す断面図。(b)は、従来の技術に係る他の半導体装置をその厚み方向に沿って切断した場合の半導体装置の内部構造の主要部分を示す断面図。

) 【符号の説明】

1, 21, 31, 41, 51…MOSFET (パワーM OSFET、半導体装置)

2…ハウジング

3…リードフレーム

4…電極

4g…ゲート電極 (ゲートバット)

4 s …ソース電極 (ソースパット)

5…半導体素子

6, 13, 14, 22, 32, 42, 52, 54, 5 30 6, 58, 60, 62…接続ストラップ(Alストラップ、電流経路部材)

6a, 22a, 32a, 42a, 52a…電極側接続部


分 6b, 22b, 32b, 42b, 52b, 60b, 62


b…リードフレーム側接続部分


6c, 22c, 42c, 52c, 54c, 56c, 58 c, 60c, 62c…ビーム部 (中間部)


53, 55, 57, 59, 61, 63…バッケージング 促進穴(穴)

[図10]












[図4]



【図6】









(c)

(b)


(a)




(e)





【図9】




[図7]









[図11]







[図13]





[図12]







[図14]





【図15】





フロントページの続き

(72)発明者 難波 正孝

兵庫県揖保郡太子町鵤300番地 株式会社 東芝姫路半導体工場内 Fターム(参考) 5F044 RR04 RR08